特許

J-GLOBAL ID：200903017672432915

制御装置

発明者： 市村 勝彦
出願人/特許権者： オムロン株式会社
代理人 (1件)： 和田 成則
公報種別：公開公報
出願番号（国際出願番号）：特願平7-135390
公開番号（公開出願番号）：特開平8-328992
出願日： 1995年06月01日
公開日（公表日）： 1996年12月13日
要約：

【要約】【目的】 周辺ユニットにアドレスを割り振るに際して、アドレスを連続にとり、不要なアドレスの占有をなくするとともに、システムの拡張を容易にする。【構成】 CPUユニット1は、周辺ユニット2の情報格納レジスタに格納されたユニット情報を収集し、収集されたユニット情報により周辺ユニット2のアドレスを割り当てる。アドレスを割り当てる際に、CPUユニット1は、各周辺ユニット2に格納されたユニット情報中のメモリサイズ加算し、加算して得た値がシステムに割り当てが可能か否かを判断し、割り当てが可能である場合には、例えば、i-1番目の周辺ユニットの先頭アドレスにこのi-1番目の周辺ユニットが有するメモリサイズを加算した値を、i番目の周辺ユニットの先頭アドレスとするようにしてアドレスを割り当てる。

請求項（抜粋）：

メインユニットと周辺ユニットがシステムバスを介して情報を伝送する制御装置において、上記周辺ユニットのユニット情報を格納するユニット情報格納手段と、上記ユニット情報格納手段に格納されたユニット情報を収集するユニット情報収集手段と、このユニット情報収集手段により収集されたユニット情報により上記周辺ユニットのアドレスを順次割り当てるアドレス割当て手段とを具備することを特徴とする制御装置。

IPC (2件)：

G06F 13/14 320 ,  G05B 19/05

FI (2件)：

G06F 13/14 320 A ,  G05B 19/05 L