特許

J-GLOBAL ID：200903017673867001

テストモード設定回路およびテストモード設定方法

発明者： 増田 雅司
出願人/特許権者： 松下電子工業株式会社
代理人 (1件)： 小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-263301
公開番号（公開出願番号）：特開平6-118143
出願日： 1992年10月01日
公開日（公表日）： 1994年04月28日
要約：

【要約】【目的】 専用の端子を設けることなく、一または複数のテストモードの設定を可能とする。【構成】 2つの独立した端子11、12とを有し、一方の端子11は、T型フリップフロップT-FF1の入力Tに接続され、他方の端子12はANDゲート19の一方の入力に接続されている。T-FF1の出力Qは、第二のT-FF2の入力TとANDゲート20の一方の入力に接続されている。ANDゲート19の出力はT-FF1、2のイネーブル端子EおよびANDゲートの他方の入力に接続されるとともに、反転信号がT-FF1、2のリセット端子Rに入力されている。D型フリップフロップD-FFの入力DにはT-FF2の出力Qが接続され、クロック入力CKにはANDゲート20の出力が接続されている。D-FFの出力Qはテストモード信号18となる。

請求項（抜粋）：

2つの独立したクロック信号入力端子と、前記クロック信号入力端子にそれぞれ入力されるクロック信号の周波数の相対的高低を判断する手段と、前記判断手段の判断結果に応じて通常動作モードまたはテストモードのひとつを選択する手段とを備えたテストモード設定回路。

引用特許：

審査官引用 (3件)

• 特開昭60-142282
  
• 特開昭63-304181
  
• 特開平1-170874