特許

J-GLOBAL ID：200903017685240047

半導体素子の製造方法

発明者： 米川 清隆
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 鈴木 敏明
公報種別：公開公報
出願番号（国際出願番号）：特願平3-289992
公開番号（公開出願番号）：特開平5-129606
出願日： 1991年11月06日
公開日（公表日）： 1993年05月25日
要約：

【要約】【目的】 自己整合的にゲート電極上とソース・ドレイン上を高融点金属シリサイド化したトランジスタのゲート耐圧を向上させる。【構成】 この発明の半導体素子の製造方法は、高融点金属12がシリサイド化する際に必要なシリコンを、ポリシリコン3からではなくシリコンリッチな高融点金属シリサイド4から供給させるようにしたものである。

請求項（抜粋）：

Si基板上に絶縁膜を介して不純物を含んだポリシリコン、シリコンリッチな高融点金属シリサイドを順次形成した後、パターニングして所望の位置にゲート電極を残置させる工程と、前記ゲート電極の側壁に絶縁膜を選択的に残置させる工程と、前記ゲート電極上に高融点金属膜を形成する工程と、熱処理により前記高融点金属膜を、前記シリコンリッチな高融点金属シリサイドと接する領域で高融点金属シリサイドに変化させる工程とを順次施すことを特徴とする半導体素子の製造方法。