特許
J-GLOBAL ID：200903017691780673
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
荒船 博司
公報種別：公開公報
出願番号（国際出願番号）：特願平7-201670
公開番号（公開出願番号）：特開平9-036729
出願日： 1995年07月13日
公開日（公表日）： 1997年02月07日
要約：
【要約】【課題】 製造工程数が少なく、配線構造が簡略化されて高集積化が図れるとともに、適正な出力レベルが得られる半導体装置とする。【解決手段】 論理回路11は、nMOSパス・トランジスタ・ロジック・ネットワーク12とその出力レベルを補正するnMOSインバータ回路13とで構成されていて、その両者には同一導電型のnMOSトランジスタが使用されている。レベル補正回路のnMOSインバータ回路13には、少なくとも2つのnMOSトランジスタからなるインバータ回路と、そのインバータ回路のゲートにブートストラップ法によるMOSトランジスタとコンデンサとを使ったゲート電位補償回路が設けられている。このため、上記論理回路11を製造する場合は、イオンドーピング回数とマスク枚数とが少なくなって、製造コストが低減化され、配線構造が簡略化されて高集積化し、適正な出力レベルを得ることができる。
請求項（抜粋）：
MOSトランジスタで構成される論理回路と、該論理回路の出力レベルを補正するレベル補正回路と、を備え、前記論理回路と前記レベル補正回路とを構成するMOSトランジスタが同一導電型であることを特徴とする半導体装置。
IPC (4件)：
H03K 19/0944
, H01L 27/04
, H01L 21/822
, H03K 19/0175
H03K 19/094 A
, H01L 27/04 E
, H03K 19/00 101 A
