特許
J-GLOBAL ID:200903017694403609

半導体回路

発明者:
出願人/特許権者:
代理人 (1件): 森 哲也 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-042454
公開番号(公開出願番号):特開平11-243639
出願日: 1998年02月24日
公開日(公表日): 1999年09月07日
要約:
【要約】【課題】集積エリアの有効利用等を行え簡易な構成でサージ電圧等の急激な電圧変化を逃がす。【解決手段】電源ライン6、接地ライン7との間に並列に、変化信号生成部1と、制御部2と、相補部3とを設けて、1チップ内の集積回路として構成されている。また、所定の信号処理を行う信号処理回路70も、同一チップ内に配置されていて、信号処理回路70の処理結果がデジタル信号として、デジタル信号線4を介して、制御部2の所定部に送られるようになっている。電源ライン6に接続された電源線(図示せず)が信号処理回路70内で所定パターンで配線されると共に、接地ライン7に接続された接地線(図示せず)が信号処理回路70内で所定パターンで配線されて信号処理回路70への電源電圧の供給が行われている。
請求項(抜粋):
供給される直流電圧の電圧変化が生じたときこの電圧変化を消滅させるための回路であって、前記電圧変化が生じたことに対応して変化する変化信号を生成する変化信号生成部と、外部への信号出力を相補的に行うスイッチング素子対と、与えられる入力信号と前記信号生成部が生成した信号とに基づき、前記電圧変化が消滅されるように前記スイッチング素子対のスイッチング制御を行う回路と、を備えたことを特徴とする半導体回路。
IPC (3件):
H02H 9/04 ,  H01L 27/04 ,  H01L 21/822
FI (2件):
H02H 9/04 B ,  H01L 27/04 H

前のページに戻る