特許
J-GLOBAL ID：200903017704411311
不揮発性半導体記憶素子の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
杉谷 勉
公報種別：公開公報
出願番号（国際出願番号）：特願平3-313312
公開番号（公開出願番号）：特開平5-129628
出願日： 1991年10月31日
公開日（公表日）： 1993年05月25日
要約：
【要約】【目的】 高集積化が可能で、読み出し動作が安定しており、しかもフローティングゲートとコントロールゲート間の絶縁性を向上することができる不揮発性半導体記憶素子の製造方法を提供する。【構成】 トランジスタ領域に、上面が凸型曲面状のフローティングゲート7aを自己整合によって生成する。この上に絶縁膜8を介して、共通ゲート10aの一端部を配置し、その他端部をゲート酸化膜9の上に配置する。共通ゲート10aをマスクとして、メモリトランジスタとセレクトトランジスタに兼用されるドレイン拡散層11、ソース拡散層12を自己整合で形成する。共通ゲート10aの一端はメモリトランジスタのコントロールゲートの役目を担い、共通ゲート10aの他端はセレクトトランジスタのゲートの役目を担う。
請求項（抜粋）：
トンネル絶縁膜を介したフローティングゲートへの電子の蓄積・放出により不揮発な記憶を行うメモリトランジスタと、前記メモリトランジスタの選択を行うセレクトトランジスタとからなる不揮発性半導体記憶素子の製造方法において、素子領域が分離形成された半導体基板上に薄膜を堆積する工程と、前記両トランジスタの共通ゲート領域にある前記薄膜をエッチング除去し、残りの薄膜の端部が前記フローティングゲート部分に位置するように形成する工程と、前記共通ゲート領域の基板上にトンネル絶縁膜を形成する工程と、前記トンネル絶縁膜が形成された基板上に第1の導電性膜を堆積する工程と、前記第1の導電性膜が堆積された基板を異方性エッチングすることにより、前記薄膜の端部に前記第1の導電性膜でできた、上面が凸型曲面状のフローティングゲートを自己整合で形成する工程と、前記フローティングゲートの上面にゲート間絶縁膜を形成する工程と、前記フローティングゲート領域以外のゲート領域にあたる基板上にゲート絶縁膜を形成する工程と、前記ゲート間絶縁膜およびゲート絶縁膜が形成された基板上に第2の導電性膜を堆積する工程と、前記第2の導電性膜のゲート領域部分をマスキングして、他の部分をエッチング除去することにより、一端部が前記ゲート間絶縁膜を介してフローティングゲート上にあり、他端部が前記ゲート絶縁膜の上にある、前記両トランジスタの共通ゲートを形成する工程と、前記共通ゲートをマスクとして、前記両トランジスタのドレインおよびソースに兼用される第1の不純物拡散層と第2の不純物拡散層を自己整合で形成する工程と、前記第1の不純物拡散層、第2の不純物拡散層、および共通ゲートにそれぞれ個別に接続する配線を形成する工程と、を備えたことを特徴とする不揮発性半導体記憶素子の製造方法。
IPC (4件)：
H01L 29/788
, H01L 29/792
, G11C 16/02
, G11C 16/04
H01L 29/78 371
, G11C 17/00 307 D
