特許

J-GLOBAL ID：200903017716531223

強誘電体キャパシタアレイ及び強誘電体メモリの製造方法

発明者： 西川 尚男 ,  名取 栄治 ,  森井 克行
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 稲葉 良幸 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-018047
公開番号（公開出願番号）：特開2001-291842
出願日： 2001年01月26日
公開日（公表日）： 2001年10月19日
要約：

【要約】【課題】 強誘電体キャパシタの製造の際に、強誘電体膜の受けるダメージを軽減する。【解決手段】 複数のキャパシタの各電極対に対応して凹凸パターンが両面に形成される強誘電体膜(13)と、上記複数のキャパシタの各一方の電極が一面に形成された第1の基板(14)と、上記複数のキャパシタの各他方の電極が一面に形成された第2の基板(18)と、上記強誘電体膜の一面側及び上記第1の基板相互間、上記強誘電体膜の他面側及び上記第2の基板相互間にそれぞれ介在して上記キャパシタの強誘電体層の凸部及び上記キャパシタの電極相互間を導電性とする第1及び第2の異方性導電膜(16,17)と、を備える。多数のキャパシタをエッチング(リソグラフィ)プロセスを行うことなく形成することが可能となる。

請求項（抜粋）：

複数のキャパシタに対応した凹凸パターンが両面に形成された強誘電体膜と、前記強誘電体の凸部に対応して配置された一対の電極と、前記強誘電体の凸部と前記電極の間に少なくとも介在して、前記強誘電体膜の凸部と前記電極の間を電気的に接続する異方性導電膜と、を備えたことを特徴とする強誘電体キャパシタアレイ。

IPC (4件)：

H01L 27/105 ,  H01L 21/30 ,  H01L 21/316 ,  H01L 27/00 301

FI (4件)：

H01L 21/30 ,  H01L 21/316 B ,  H01L 27/00 301 A ,  H01L 27/10 444 C