特許

J-GLOBAL ID：200903017731345720

半導体メモリ

発明者： 穴見 誠至
出願人/特許権者： 日本電気アイシーマイコンシステム株式会社
代理人 (1件)： 桑井 清一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-253784
公開番号（公開出願番号）：特開平6-076574
出願日： 1992年08月28日
公開日（公表日）： 1994年03月18日
要約：

【要約】 (修正有)【目的】 半導体メモリの消費電力低減【構成】 第1のビット線BL1と第2のビット線BL2をセンスするためにセンス増幅器2を活性化する活性化発生回路を有し、その活性化信号SEP,SENを制御する活性化信号制御回路24を内蔵することによって活性化信号SEP16,SEN17の電位レベルを制御することができる。このことによりビット線BL1及びBL2のリストアレベル幅を小さくし、1チップレベルでの電流を低減できる効果がある。

請求項（抜粋）：

行列状に配置されたメモリセルと、メモリセルの行に共通して接続されたワード線と、メモリセルの列に共通して接続され微小差電圧で表されるデータビットを伝達するビット線対と、ビット線対上の微小差電圧を第1電圧と第2電圧から成る差電圧に増幅するセンスアンプと、該センスアンプに第1電圧と第2電圧を供給するセンスアンプ制御回路とを備えた半導体メモリにおいて、上記センスアンプ制御回路は高レベル側電源線と、低レベル側電源線とにそれぞれ接続された負荷素子と、該負荷素子とセンスアンプとの間に接続され制御信号に応答して開閉するスイッチングトランジスタとで構成されたことを特徴とする半導体メモリ。

IPC (2件)：

G11C 11/409 ,  G11C 11/419

FI (2件)：

G11C 11/34 353 E ,  G11C 11/34 311