特許
J-GLOBAL ID：200903017736745998
半導体メモリ装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-022774
公開番号（公開出願番号）：特開平5-290598
出願日： 1993年02月10日
公開日（公表日）： 1993年11月05日
要約：
【要約】【構成】 各々が共用される冗長メモリセルを備えた複数のメモリブロックを含む改善されたSRAMが開示される。各メモリブロックに設けられた冗長行デコーダ50a,50b,...において、救済されるべきメモリブロックがプログラムされる。これにより、各冗長行デコーダに対応する冗長メモリセル行が、他のメモリブロックにおける欠陥メモリセルの救済に使用され得る。【効果】 欠陥メモリセルが融通性よく救済され得るので、半導体メモリの製造における歩留まりが改善される。
請求項（抜粋）：
各々がメモリセルアレイと冗長メモリセルを備えた複数のメモリブロックと、各々が前記複数のメモリブロック内の対応する冗長メモリセルについて設けられ、前記対応する冗長メモリセルへのアクセスを制御する複数の冗長アクセス制御回路とを含み、各前記冗長アクセス制御回路は、前記対応する冗長メモリセルによって電気的に置換されるべき欠陥メモリセルを含んでいる欠陥メモリブロックを示す欠陥ブロックアドレスを記憶する欠陥ブロックアドレス記憶手段と、前記欠陥メモリブロック内の前記欠陥メモリセルの位置を示す欠陥メモリセルアドレスを記憶する欠陥メモリセルアドレス記憶手段と、外部から与えられるブロックアドレスと前記欠陥ブロックアドレス記憶手段内に記憶された欠陥ブロックアドレスとの間の一致を検出するブロックアドレス一致検出手段と、外部から与えられるメモリセルアドレスと前記欠陥メモリセルアドレス記憶手段内に記憶された欠陥メモリセルアドレスとの一致を検出するメモリセルアドレス一致検出手段と、前記ブロックアドレス一致検出手段および前記メモリセルアドレス一致検出手段から出力される出力信号に応答して、前記対応する冗長メモリセルへのアクセスを能動化する冗長アクセス能動化手段とを備える、半導体メモリ装置。
引用特許：
前のページに戻る
