特許

J-GLOBAL ID：200903017744469681

電源立上げ時シーケンス装置

発明者： ジェームズ・ダブリュー・キーリー ,  リチャード・エイ・リーメイ ,  チェスター・エム・ニビー,ジュニアー ,  キース・エル・ペトリー ,  トーマス・エス・ハースク
出願人/特許権者： ブル・エイチエヌ・インフォメーション・システムズ・インコーポレーテッド
代理人 (1件)： 湯浅 恭三 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-277481
公開番号（公開出願番号）：特開平5-257657
出願日： 1992年10月15日
公開日（公表日）： 1993年10月08日
要約：

【要約】【目的】多重処理装置システムにおいて、処理装置が診断テストを行いそのオペレーティング・システムをブート・アップすることを可能にする。【構成】処理装置は、そのマイクロプロセッサおよびシステム・バスと接続されるEEPROM装置を含む。EEPROM装置は、マイクロプロセッサのブート・コード、オンボード診断(OBD)ルーチンおよびオペレーティング・システムのブート・ルーチンを同じアドレス空間を占有する第1および第2の領域に格納する。EEPROM制御回路は、パワーアップ時に、OBDルーチンを実行するための第1の領域をアドレス指定させて、処理装置が適正に動作していることを検証し、システム・バスと接続された諸装置に指令を適正に発する。対等プロセッサのオペレーティング・システムのロードに続いて、EEPROM制御回路は、システム・バスからの指令に応答して、マイクロプロセッサがそのオペレーティング・システムをロードするためのブート・ルーチンを実行する第2の領域をアドレス指定させる。

請求項（抜粋）：

処理装置と共通に接続される複数の装置のいずれかに対して指令を発するためシステム・バスと接続する処理装置と共に使用される電源立上げ時シーケンス装置であって、前記処理装置が前記システム・バスに対して指令を発するため同期局部バスと接続されたマイクロプロセッサを含む装置において、ブート・アップ・シーケンスを実行するためそれぞれ前記マイクロプロセッサにより通常参照される始動場所を含む第1および第2のグループのアドレス指定可能な場所を含む電気的に消去可能なプログラム可能読出し専用メモリー(EEPROM)装置を設け、前記第1のグループの場所が前記ブート・アップ・ルーチン・シーケンスのルーチンを格納し、前記第2のグループのアドレス指定可能な場所が、前記装置をテストするためのオンボード診断(OBD)ルーチンを格納する同じアドレス空間を有し、前記EEPROM装置および前記システム・バスと接続された制御回路手段を設け、該制御回路手段がモード標識手段を含み、該モード標識手段が、前記システム・バスからの信号に応答して第1の状態から第2の状態へ切換えられ、該モード標識手段が、前記第1の状態にある時、前記マイクロプロセッサに前記ブート・アップ・ルーチンを格納する前記第1のグループの場所のみをアドレス指定させ、前記第2の状態にある時、前記マイクロプロセッサに前記OBDルーチンの前記第2のグループの場所のみをアドレス指定させることを特徴とする電源立上げ時シーケンス装置。

IPC (2件)：

G06F 9/06 410 ,  G06F 1/00 370