特許
J-GLOBAL ID：200903017770714686
フレームアライナ
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-319877
公開番号（公開出願番号）：特開平11-154936
出願日： 1997年11月20日
公開日（公表日）： 1999年06月08日
要約：
【要約】【課題】 簡単な構成で書き込みや読み出しのタイミングを常時最適状態にできるフレームアライナを提供すること。【解決手段】 このフレームアライナは、エラスティックストア12にセレクタ15,16を介してそれぞれ入力される書き込みデータとフレーム書き込みタイミングとを可変量で遅延させる可変遅延回路13,14が設けられ、可変遅延回路13は書き込みデータを可変量で遅延させると共に、FIFOをディレイラインとして使用しており、可変遅延回路14はフレーム書き込みタイミングをカウンタを使用して可変量で遅延させる。このとき、可変遅延回路13はFIFOの読み出し/書き込みリセットタイミングが変られることでディレイラインとしての遅延量が変化される。
請求項（抜粋）：
入力される所定のフレーム読み出しタイミングに基づいて別のフレームタイミングへの乗り換えを行って読み出しデータを出力するエラスティックストアを備えたフレームアライナにおいて、前記エラスティックストアにセレクタを介してそれぞれ入力される書き込みデータとフレーム書き込みタイミングとを可変量で遅延させる可変遅延回路を含むことを特徴とするフレームアライナ。
IPC (2件)：
FI (2件)：
H04L 7/00 A
, H04J 3/06 Z
