特許
J-GLOBAL ID：200903017772760618
半導体記憶装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-191109
公開番号（公開出願番号）：特開平6-037272
出願日： 1992年07月17日
公開日（公表日）： 1994年02月10日
要約：
【要約】【目的】本発明は、接合リークやショート・チャネル効果を防止し得る半導体記憶装置を提供すること。【構成】Si基板1のメモリセル領域に形成された第1のMOSトランジスタの不純物拡散層7上に設けられ、この不純物拡散層7の不純物濃度より高い不純物濃度を有するエピタキシャルSi層9と、ビット配線層141 ,142 と同一工程で形成され、配線層141 ,142 と同じ材料からなる、周辺回路領域のMOSトランジスタの不純物拡散層7aのコンタクトホールを充填する充填層141a,142aとを備えていることを特徴とする半導体記憶装置。
請求項（抜粋）：
半導体基板のメモリセル領域に形成された第1のMOSトランジスタと、半導体基板の周辺回路領域に形成された第2のMOSトランジスタと、前記第1のMOSトランジスタの第1の不純物拡散層及び第2の不純物拡散層上に設けられ、前記第1の不純物拡散層及び前記第2の不純物拡散層の不純物濃度より高い不純物濃度を有するエピタキシャル層と、前記半導体基板上に設けられ、前記エピタキシャル層及び前記第2のMOSトランジスタの不純物拡散層上にコンタクトホールを有する層間絶縁膜層と、前記第1の不純物拡散層のエピタキシャル層上の前記コンタクトホールを充填する前記層間絶縁膜上に形成された配線層と、この配線層と同一工程で形成され、前記第2のMOSトランジスタの不純物拡散層上の前記コンタクトホールを充填する前記配線層と同じ材料からなる充填層と、前記第2の不純物拡散層と電気的に接続するキャパシタとを具備してなることを特徴とする半導体記憶装置。
IPC (2件)：
引用特許：
前のページに戻る
