特許
J-GLOBAL ID：200903017775596355
半導体素子収納用パッケージ及びその製造方法
発明者：
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平8-155795
公開番号（公開出願番号）：特開平10-004154
出願日： 1996年06月17日
公開日（公表日）： 1998年01月06日
要約：
【要約】【課題】メタライズ配線層のシート抵抗が高い。【解決手段】半導体素子3の電極がボンディングワイヤ5を介して接続される複数個のメタライズ配線層4を有する絶縁基体1と、蓋体2とから成り、絶縁基体1と蓋体2とより成る容器内部に半導体素子3を気密に収容するようになした半導体素子収納用パッケージであって、前記メタライズ配線層4のシート抵抗を12mΩ/SQ以下とし、かつメタライズ配線層4のうち少なくとも半導体素子3の電極がボンディングワイヤ5を介して接続される領域の表面に保護金属層7を被着させるとともに該保護金属層7の表面粗さをJIS-B-0601に規定の中心線平均粗さ(Ra)で0.3μm≦Ra≦0.5μmとした。
請求項（抜粋）：
半導体素子の電極がボンディングワイヤを介して接続される複数個のメタライズ配線層を有する絶縁基体と、蓋体とから成り、絶縁基体と蓋体とより成る容器内部に半導体素子を気密に収容するようになした半導体素子収納用パッケージであって、前記メタライズ配線層のシート抵抗を12mΩ/SQ以下とし、かつメタライズ配線層のうち少なくとも半導体素子の電極がボンディングワイヤを介して接続される領域の表面に保護金属層を被着させるとともに該保護金属層の表面粗さをJIS-B-0601に規定の中心線平均粗さ(Ra)で0.3μm≦Ra≦0.5μmとしたことを特徴とする半導体素子収納用パッケージ。
FI (2件)：
H01L 23/12 W
, H01L 23/12 Q
