特許
J-GLOBAL ID：200903017777736251
半導体装置の保護回路
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-065532
公開番号（公開出願番号）：特開平6-275825
出願日： 1993年03月24日
公開日（公表日）： 1994年09月30日
要約：
【要約】【目的】 耐圧の低い素子を含む半導体装置でも、これを確実に保護することのできる半導体装置の保護回路を得る。【構成】 半導体装置の入力端子にコレクタが接続され、接地点にエミッタが接続されたバイポーラトランジスタと、このバイポーラトランジスタのベース・エミッタ間に接続された可制御抵抗素子と、電源電圧の有に対応して可能制御抵抗素子の抵抗値を下げ、電源電圧の無に対応して可制御抵抗素子の抵抗値を増大させる抵抗値制御手段とを備えている。好ましくは、可制御抵抗素子としてMOSトランジスタを用い、抵抗値制御手段としてMOSトランジスタのゲートと電源との間に接続された抵抗器を用いる。
請求項（抜粋）：
半導体装置の入力端子にコレクタが接続され、接地点にエミッタが接続されたバイポーラトランジスタと、このバイポーラトランジスタのベース・エミッタ間に接続された可制御抵抗素子と、電源電圧の有に対応して前記可制御抵抗素子の抵抗値を下げ、電源電圧の無に対応して前記可制御抵抗素子の抵抗値を増大させる抵抗値制御手段とを備えたことを特徴とする半導体装置の保護回路。
IPC (3件)：
H01L 29/784
, H01L 27/04
, H01L 27/06
H01L 29/78 301 K
, H01L 27/06 311 A
