特許

J-GLOBAL ID：200903017784397764

半導体装置及びその製造方法

発明者： 西郡 忠
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 五十嵐 省三
公報種別：公開公報
出願番号（国際出願番号）：特願平5-140082
公開番号（公開出願番号）：特開平6-334118
出願日： 1993年05月19日
公開日（公表日）： 1994年12月02日
要約：

【要約】【目的】 製造コストが低くかつ高精度の半導体キャパシタを提供すること。【構成】 キャパシタ下部電極7をポリシリコン層4’及び高融点金属シリサイド層5’の2層構造により形成する。また、キャパシタ上部電極12を高融点金属シリサイド層により構成する。

請求項（抜粋）：

ポリシコンよりなる下層(4’)及び高融点金属もしくはそのシリサイドよりなる上層(5’)を含むキャパシタ下部電極(7)と、高融点金属もしくはそのシリサイドよりなるキャパシタ下部電極(12)と、該下部電極と前記上部電極との間に設けられたキャパシタ絶縁層(11,11’)とを具備する半導体装置。

IPC (2件)：

H01L 27/04 ,  H01L 29/46

引用特許：

審査官引用 (4件)

• 特開平4-096364
  
• 特開平3-105981
  
• 特開昭60-009160
  
• 特開平2-001124