特許
J-GLOBAL ID：200903017790652202
半導体実装構造およびこれに用いる半導体チップセット
発明者：
,
出願人/特許権者：
代理人 (1件)：
菊谷 公男 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-137996
公開番号（公開出願番号）：特開2001-223319
出願日： 2000年05月11日
公開日（公表日）： 2001年08月17日
要約：
【要約】【課題】 複数の半導体チップの基板実装において製造コストを削減するとともに、信号伝達の高速化を可能とする。【解決手段】 半導体チップ301、302は、互いに分離せずに用い、両半導体チップのオリジナルパッド間を再配線で電気接続して、再配線上の新パッドに半田バンプを形成する。この半導体チップ301、302を1つのチップとして基板に実装して半導体パッケージが構成される。半導体チップ間の電気接続は再配線によって行われるから、接続距離が短くなり、電気信号を高速伝達することが可能になる。また半導体チップ同士を接続するための半田バンプを設ける必要がないから、製造コストが削減されるとともに、基板との接続箇所が少なくなり装置の信頼性が向上する。
請求項（抜粋）：
互いに電気接続される複数の半導体チップを基板に実装する半導体パッケージにおいて、前記複数の半導体チップは、同一のウェハに形成されるとともに、前記複数の半導体チップの表面には前記複数の半導体チップの間に亘る再配線が形成されて、半導体チップ間の電気接続を行い、前記複数の半導体チップが互いに分割せずに前記ウェハから切り離され、チップセットとして前記基板に取り付けられたことを特徴とする半導体実装構造。
IPC (3件)：
H01L 25/04
, H01L 25/18
, H01L 23/538
H01L 25/04 Z
, H01L 23/52 A
