特許
J-GLOBAL ID：200903017839073254
CPU制御による給電装置
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-095099
公開番号（公開出願番号）：特開平5-333967
出願日： 1992年04月15日
公開日（公表日）： 1993年12月17日
要約：
【要約】【目的】給電起動後にCPUが暴走した場合、自動的にリセットされても、給電を中断させること無く、CPUを再スタートできる様にする。【構成】CPU1から定期的に出力するウオッチドッグパルスを監視するWD監視回路3の一つの出力信号をCPU1のリセット信号とし、もう一つの出力信号をエラー信号として、CPU1のリセット時に、エラー信号が暴走状態を表わしている場合には、給電制御信号を一時格納してあるランダムアクセスメモリの格納内容が破壊されていない限りその内容をリセットせずにそのまま保持する。
請求項（抜粋）：
定期的に自身内の暴走の有無を示すウオッチドッグパルスを発するウオッチドッグ手段と、出力する給電制御信号を一時格納するためのランダムアクセスメモリと、リセットの指示を受けるリセット入力端子と、前記リセットの指示を受けた時の直前に前記暴走の状態であったか否かを表わす電圧信号を受けるエラー入力端子とを有し、前記リセットの指示を受けた時に前記電圧信号が前記暴走の状態を表わしておれば前記ランダムアクセスメモリの内容が破壊されていない限りその内容をリセットせずに保持するプロセッサ(CPU)と、前記ウオッチドッグパルスが前記暴走ありを示した時に、前記リセット入力端子へリセット指示信号を与えると共に前記エラー入力端子へ前記暴走の状態を表わす前記電圧信号を与えるウオッチドッグパルス監視回路とを備えていることを特徴とするCPUによる給電装置。
IPC (3件)：
G06F 1/26
, G06F 1/24
, G06F 11/14 310
G06F 1/00 330 F
, G06F 1/00 350 B
