特許
J-GLOBAL ID:200903017840606908
半導体装置およびそれを用いた電力変換装置
発明者:
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
作田 康夫
公報種別:公開公報
出願番号(国際出願番号):特願2002-158510
公開番号(公開出願番号):特開2003-347549
出願日: 2002年05月31日
公開日(公表日): 2003年12月05日
要約:
【要約】【課題】半導体スイッチング素子の低損失化と、それを用いた電力変換装置の短絡耐量の確保とを両立する。【解決手段】本発明の半導体スイッチング素子は、エミッタ側に電荷を蓄積し高伝導化を実現できるエミッタ構造をもち、かつコレクタ側に低スイッチング損失を実現する低注入のp層をもつIGBT構造とし、コレクタ側のp層のキャリア濃度の最大値が、そのp層に隣接するn層のキャリア濃度の最大値の10倍から100倍である。
請求項(抜粋):
一対の主表面を有する半導体基体と、該基体内に位置する第1導電形の第1の半導体領域と、前記第1の半導体領域に隣接し第1の半導体領域のキャリア濃度より低いキャリア濃度である第2導電形の第2の半導体領域と、前記第2の半導体領域の上に隣接し第2の半導体領域のキャリア濃度より低いキャリア濃度である第2導電形の第3の半導体領域と、前記第3の半導体領域内に伸び前記第3の半導体領域のキャリア濃度より高いキャリア濃度である複数個の第2導電形の第4の半導体領域と、該第4の半導体領域内に位置する第1の導電形の第5の半導体領域と、該第5の半導体領域内に位置する第2の導電形の第6の半導体領域と、前記第3,第4,第5及び第6の半導体領域の上に形成されたゲート絶縁膜と、該絶縁膜の上に形成されたゲート電極と、前記第5の半導体領域と第6の半導体領域に接したエミッタ電極と、前記第1の半導体領域に接したコレクタ電極とを備え、前記第1の半導体領域のキャリア濃度の最大値が、前記第2の半導体領域のキャリア濃度の最大値の10倍から100倍であることを特徴とする半導体装置。
IPC (4件):
H01L 29/78 655
, H01L 29/78 653
, H01L 29/786
, H02M 7/5387
FI (4件):
H01L 29/78 655 A
, H01L 29/78 653 D
, H02M 7/5387 Z
, H01L 29/78 622
Fターム (21件):
5F110AA07
, 5F110AA11
, 5F110BB12
, 5F110CC02
, 5F110CC09
, 5F110DD05
, 5F110DD11
, 5F110EE22
, 5F110FF12
, 5F110GG02
, 5F110GG34
, 5F110HL03
, 5H007AA07
, 5H007AA17
, 5H007BB06
, 5H007CA01
, 5H007CB05
, 5H007CC07
, 5H007FA03
, 5H007FA13
, 5H007HA03
引用特許:
前のページに戻る