特許
J-GLOBAL ID：200903017895840152
テストパタン生成装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-249661
公開番号（公開出願番号）：特開平6-102320
出願日： 1992年09月18日
公開日（公表日）： 1994年04月15日
要約：
【要約】【目的】機能を確認する実装機に搭載した被観測用半導体装置から出力するアナログ信号を含む出力信号をロジックアナライザに記録し、LSIテスタで使用するテストパターン生成装置を提供する。【構成】実装機1の被観測用半導体装置2の端子のうち、端子5の信号はカウンタ6に入力されその出力と、端子7,8のアナログ信号をデジタル信号に変換して出力するA/D変換部9の出力信号と、その他のデジタル出力信号をロジックアナライザ3にそれぞれ入力する。その出力信号は変換装置4を介してテストパタンとして出力される。カウンタ6はクロック端子5のパルスの数を計数して出力し、ロジックアナライザ3は入力される全てのデータを観測開始からその論理レベルの変化点までの時間を1組のデータとして記録する。変換装置4はこのデータを基に変化点から次の論理レベルの変化点の間に印加されたクロックの数を計算してテストパタンを作成する。
請求項（抜粋）：
被観測用半導体装置を搭載した実装機が動作状態にあるとき、前記被観測用半導体装置の出力端子の論理レベルを観測して記憶するロジックアナライザと、その記憶したデータを用いて被検査用半導体装置を検査するLSIテスタのテストパタンを作成する手段を備えたテストパタン生成装置において、前記被観測用半導体装置のアナログ信号をデジタル信号に変換するA/D変換手段を有し、そのA/D変換手段を用いて出力する前記デジタル信号および他のデジタル信号とともに前記ロジックアナライザに記憶させる手段を備えたことを特徴とするテストパタン生成装置。
IPC (2件)：
引用特許：
前のページに戻る
