特許
J-GLOBAL ID：200903017919299334

デジタルIO制御装置

発明者：
小松 聡

小松 聡 について


出願人/特許権者：
シチズン時計株式会社

シチズン時計株式会社 について


公報種別：公開公報
出願番号（国際出願番号）：特願平4-131600
公開番号（公開出願番号）：特開平5-303530
出願日： 1992年04月24日
公開日（公表日）： 1993年11月16日
要約：
【要約】【目的】周辺装置を接続あるいは動作させなくとも、プログラムのデバグができるデジタルIO制御装置を提供すること。【構成】プログラムにおけるデジタルIO入出力命令とIO入出力回路との間に、読み書き可能な中間記憶を設け、IO入出力命令はこの中間記憶に対して入出力を行うとともに、中間記憶とIO入出力回路との間の情報伝達を必要に応じて断続するようにし、さらに、ユーザが中間記憶に対し、読み出し、書き込みを行える構成にする。【効果】実際の周辺装置と入出力を行う実IOモードに対し、中間記憶との間で模擬的に入出力を行う仮想IOモードを用いて、デバグができる。
請求項（抜粋）：
ユーザプログラムによりデジタルIOを制御する装置において、ユーザプログラムとデジタルIO入出力回路の間に中間記憶手段を設け、ユーザプログラムのIO入出力命令が、前記中間記憶手段に対して入出力処理を行うように制御する制御手段と、実IOモードと仮想IOモードの識別情報の記憶手段と、前記モード識別情報記憶手段の内容を参照し、実IOモードにおいては前記中間記憶手段と前記デジタルIO入出力回路の間で情報交換を行い、仮想IOモードにおいては情報交換を行わないように制御する制御手段と、ユーザインターフェース装置を通じて、前記中間記憶装置への情報の書き込みと読み出し、および前記モード情報記憶手段の内容の切り替えを行うことを制御する制御手段を備えたことを特徴とするデジタルIO制御装置。
IPC (3件)：
G06F 13/00 301 ,  G05B 19/18 ,  G05B 23/02 302
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM