特許
J-GLOBAL ID:200903017937950883

メモリアクセス装置

発明者:
出願人/特許権者:
代理人 (3件): 机 昌彦 ,  谷澤 靖久 ,  河合 信明
公報種別:公開公報
出願番号(国際出願番号):特願2002-286331
公開番号(公開出願番号):特開2004-126694
出願日: 2002年09月30日
公開日(公表日): 2004年04月22日
要約:
【課題】メモリアクセス装置において、複数プロセッサ(CPU)内のあるCPUの負荷が急激に高くなり、メモリアクセス回数が急激に増えた場合、高負荷CPUの優先度が常に高い状態になり、他のCPUからのメモリアクセスが不可能となったり、メモリアクセス速度の遅延が急激に増加するようになる。これにより、マルチプロセッサシステム全体のスループットが低下する恐れがある。【解決手段】メモリアクセス装置20は、複数のコマンドキュー80〜8mと、スケジューラ部60と、前記スケジューラ部からの管理情報を用いてメモリアクセスを実行するメモリアクセス部40と、一つのコマンドキューへのメモリアクセス要求の発信頻度を用いて、前記スケジューラ部に対して帯域変更を要求する制御部50と、インタフェース部70とから構成される。これにより、各プロセッサの負荷変動に追随したメモリアクセス処理が可能となる。【選択図】 図1
請求項(抜粋):
複数のプロセッサから共有メモリにアクセスを行うメモリアクセス装置であって、 前記メモリアクセス装置は、 前記共有メモリへのメモリアクセス要求を保存する複数のコマンドキューへのメモリアクセスの帯域を管理するスケジューラ部と、 前記スケジューラ部からの管理情報を用いて、前記複数のコマンドキューの内の一つのコマンドキューからメモリアクセス要求を読み出し、当該メモリアクセスを実行するメモリアクセス部と、 前記複数のコマンドキューの内の一つのコマンドキューへのメモリアクセス要求の発信頻度に対応して、前記スケジューラ部に帯域変更を要求する制御部と、 から構成されることを特徴とするメモリアクセス装置。
IPC (2件):
G06F12/00 ,  G06F15/177
FI (3件):
G06F12/00 571B ,  G06F15/177 672F ,  G06F15/177 672L
Fターム (6件):
5B045DD01 ,  5B045EE12 ,  5B045EE16 ,  5B060CD14 ,  5B060KA02 ,  5B060KA04
引用特許:
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る