特許
J-GLOBAL ID：200903017954937416
半導体基板の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-276742
公開番号（公開出願番号）：特開平5-006883
出願日： 1991年09月27日
公開日（公表日）： 1993年01月14日
要約：
【要約】【目的】 結晶性のすぐれたSOI(Silicon on Insulator)基板を形成する方法を提供すること。【構成】 第1のシリコン基板1上に酸化膜2を、第2のシリコン基板3上にエピタキシャルシリコン成長膜4を形成し、双方を酸化膜2側とエピタキシャルシリコン成長膜4側とで貼り合わせる。貼り合わせた積層基板は第2のシリコン基板3をエピタキシャルシリコン成長膜4が露出するまで削り、エピタキシャルシリコン成長膜4,酸化膜2,第1のシリコン基板1によるSOI構造を得る。
請求項（抜粋）：
第1面を有する第1の半導体基板の上記第1面に酸化膜を形成する第1の工程と、第2面及びこの第2面の裏面である第3面とを有する第2の半導体基板の上記第2面に単結晶の半導体層を形成する第2の工程と、この第2の工程を経て上記第2面に単結晶の半導体層が形成された上記第2の半導体基板と上記第1の工程を経て酸化膜が形成された上記第1の半導体基板の上記第1面とを貼り合わせる第3の工程と、この第3の工程により貼り合わされた上記第2の半導体基板をその第3面側から上記単結晶の半導体層が露出するまで研摩する第4の工程と、を有する半導体基板の製造方法。
IPC (3件)：
H01L 21/304 321
, H01L 21/02
, H01L 27/12
