特許
J-GLOBAL ID：200903017955701890
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
丸山 隆夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-254010
公開番号（公開出願番号）：特開2001-077362
出願日： 1999年09月08日
公開日（公表日）： 2001年03月23日
要約：
【要約】【課題】 半導体装置の容量を小さくし、かつ、Ronを低くする。【解決手段】 本発明の半導体装置は、N型の半導体基板1と、これの上に形成されているN型のエピタキシャル層2と、これの上に形成されているP型のベース拡散層3と、このベース拡散層3とエピタキシャル層2に形成されているトレンチ溝4と、これの面に形成されているゲート絶縁酸化膜5と、トレンチ溝4の内部のゲート絶縁酸化膜5の面に形成され上部がベース拡散層3の上に突出しているゲートポリシリコン層6と、これの両側における前記ベース拡散層5の上部に形成されているソース拡散層7と、これの上におけるゲートポリシリコン層6の両側に形成されているサイドウオール酸化膜8とを有している。
請求項（抜粋）：
半導体基板と、前記半導体基板の上に形成されているエピタキシャル層と、前記エピタキシャル層の上に形成されているベース拡散層と、前記ベース拡散層と前記エピタキシャル層に形成されているトレンチ溝と、前記トレンチ溝の面に形成されているゲート絶縁酸化膜と、前記トレンチ溝の内部の前記ゲート絶縁酸化膜の面に形成され、上部が前記ベース拡散層の上に突出しているゲートポリシリコン層と、前記ゲートポリシリコン層の両側における前記ベース拡散層の上部に形成されているソース拡散層と、を有することを特徴とする半導体装置。
FI (3件)：
H01L 29/78 652 K
, H01L 29/78 652 M
, H01L 29/78 653 A
