特許
J-GLOBAL ID：200903017964478487
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-080163
公開番号（公開出願番号）：特開平5-304202
出願日： 1992年04月02日
公開日（公表日）： 1993年11月16日
要約：
【要約】【目的】SOI基板に形成した半導体装置における素子分離領域に起因するゲート酸化膜等の特性劣化を抑制するため、新しい素子分離領域の形成方法を提供する。【構成】フォトレジスト104を用いてSOI基板に単結晶シリコン島103aを形成する。フォトレジスト104を残した状態で、LPD法により、素子分離形成予定領域105の2酸化シリコン膜102の表面に選択的に低温成長2酸化シリコン膜106を形成し、素子分離領域105aを形成する。
請求項（抜粋）：
単結晶シリコン基板上に絶縁体層を有して前記絶縁体層上に単結晶シリコン層を有するSOI基板に設けられた半導体装置の製造方法において、前記半導体装置を形成する素子形成領域には前記単結晶シリコン層からなる単結晶シリコン島を形成し、前記素子形成領域以外の前記単結晶シリコン膜を除去する工程と、前記素子形成領域以外の領域に選択的に絶縁性物質を埋め込み、かつ、該絶縁性物質により前記単結晶シリコン島の側面を覆い、前記素子形成領域以外の領域に素子分離領域を形成する工程と、を有することを特徴とする半導体装置の製造方法。
IPC (2件)：
前のページに戻る
