特許
J-GLOBAL ID：200903017968228086
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
西野 卓嗣
公報種別：公開公報
出願番号（国際出願番号）：特願平3-154833
公開番号（公開出願番号）：特開平5-003195
出願日： 1991年06月26日
公開日（公表日）： 1993年01月08日
要約：
【要約】【目的】 配線間隔の大小にかかわらず、半導体チップ全面において優れた段差被覆性及び平坦性を有する酸化膜を形成する方法を提供する。【構成】 配線(16)の間の下地膜(12)をレジストパターン(15)をマスクとしてN2ガスプラズマによって表面処理する。レジストパターン(15)を除去した後に、TEOS-O3系の低温常圧CVD法により前記表面処理した下地膜(12)上に酸化膜(17)を選択的に推積形成する。
請求項（抜粋）：
半導体基板主面上に配線材料膜と親水性膜を順次形成する工程と、前記親水性膜上に所望のレジストパターンを形成し、前記親水性膜と配線材料膜をエッチングして配線を形成する工程と、前記レジストパターンをマスクとして、前記基板主面を不活性ガスプラズマにより表面処理する工程と、前記レジストパターンを除去した後に、有機珪素とオゾンとの反応を用いて前記表面処理した基板主面上に酸化膜を選択的に形成する工程とを有することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/3205
, H01L 21/316
