特許
J-GLOBAL ID:200903017980713810

ダイナミックRAM

発明者:
出願人/特許権者:
代理人 (1件): 井桁 貞一
公報種別:公開公報
出願番号(国際出願番号):特願平4-061731
公開番号(公開出願番号):特開平5-267617
出願日: 1992年03月18日
公開日(公表日): 1993年10月15日
要約:
【要約】【目的】メモリセルが形成されたウエルのバックゲート電圧をゼロ・バイアス電圧とし、消費電力の低減化と、リフレッシュ特性の向上化とを図るようにしても、信号雑音等に原因した周辺回路部によるウエル電圧の変動や、セルプレートの電圧変動を原因として蓄積電極とウエルとの間のpn接合が順方向バイアス状態になることによる蓄積データの破壊を回避できるようにする。【構成】周辺回路部2のp型ウエル13とは電気的に分離され、かつ、抵抗25を介して接続されたメモリセル専用のp型ウエル23にメモリセルを形成する。
請求項(抜粋):
周辺回路のウエルとは電気的に分離され、かつ、ゼロ・バイアス電圧を供給し得る電圧源に抵抗素子を介して接続されたメモリセル専用のウエルにメモリセルを形成していることを特徴とするダイナミックRAM。
IPC (2件):
H01L 27/108 ,  G11C 11/407
FI (2件):
H01L 27/10 325 R ,  G11C 11/34 354 F

前のページに戻る