特許
J-GLOBAL ID：200903017980860081
マルチポート分析、タイム・スタンプ同期、及び並列通信のためのアナライザ
発明者：
,
出願人/特許権者：
代理人 (1件)：
湯浅 恭三 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-022239
公開番号（公開出願番号）：特開平8-251167
出願日： 1996年02月08日
公開日（公表日）： 1996年09月27日
要約：
【要約】【課題】 デジタル通信ネットワークにおけるデータパケットを分析する。【解決手段】 デジタル送信ネットワークの複数ポートに対して複数のアナライザを配置する。各アナライザは、それ自身の内部のタイミング用及びデータパケットのタイムスタンプ用のクロックをもつ。パケットのタイムスタンピングを同期するために、試験に加わるアナライザのクロック出力を共に接続する。制御用CPUは、1つのアナライザがマスタとなりクロックを他のアナライザに供給するよう指令する。マスタアナライザは、他のアナライザがそれら自身のクロックをディスエーブルするよう指令して、それらをマスタアナライザのクロックのタイミング制御下におく。パケットのヘッダ及びタイムスタンプは分析のためにアナライザ間で送信される。この相互通信は全てのアナライザ及びCPUを相互接続する別のバスを用いて行う。
請求項（抜粋）：
複数のポート(14、16、22)をもつデジタル送信ネットワーク(12)のためのアナライザ(36)であって、データ・パケット分析能力を有し、クロック(50)及び少なくとも1つの別のアナライザとともに分析に参加するための手段を含むするアナライザであって、デジタル送信ネットワークの複数のポートにおける別のアナライザと相互通信するための手段であって、前記別のアナライザと相互通信するための少なくとも1つの受信・送信回路(90)を備える手段と、コマンドに応答して前記受信・送信回路の送信及び受信能力を制御するための受信・送信制御回路(62、92)と、を特徴とするアナライザ。
IPC (2件)：
FI (2件)：
H04L 11/12
, H04L 11/20 102 Z
