主記憶制御装置のメモリアクセス制御方式

発明者：
出願人/特許権者：
代理人 (1件)：竹内進 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-001141
公開番号（公開出願番号）：特開平5-181737
出願日： 1992年01月08日
公開日（公表日）： 1993年07月23日
要約：

【要約】 (修正有)【目的】主記憶装置にストアアクセス又はロードアクセスの記憶制御を行う場合、入力データバッファの容量を低減し、効率良くアクセスを行う。【構成】プライオリティ回路16でプライオリティが取られてからストアアクセスを実行するまでに所定サイクルだけ離れている場合に、ストアリクエストの受付に基づいてデータバッファ12に保持するストアデータ数CTの計数動作を一定サイクル分先行させて計数手段20で計数すると共に、計数手段20の計数範囲の内のプライオリティが取得されたストアリクエストの数Nをストアプライオリティ取得数検出手段22で検出し、先行して計数したストアデータ数CTとストアプライオリティ取得数Nの差(CT-N)が所定の閾値を越えた時に処理装置のストアアクセスのみを抑止する。ストアアクセス及びフェッチアクセスの両方の抑止は、リクエストキュー56のリクエスト保持数が所定の閾値を越えた時に別途行う。

請求項（抜粋）：

ストアデータ部10に処理装置からのストアデータを保持するデータバッファ12を持ち、且つ主記憶アクセス制御部14に複数の処理装置からのリクエストのいずれか1つを優先させるプライオリティ回路16と、前記複数の処理装置毎に設けられ該プライオリティ回路16でプライオリティが取得されるまで所定数までのリクエストを保持するリクエストキュー56と、プライオリティが取得されたリクエストに基づいて主記憶アクセスを実行する主記憶アクセスパイプラインと18を備え、前記プライオリティ回路16でプライオリティが取られてからストアアクセスを実行するまでに所定サイクルだけ離れた主記憶制御装置のメモリアクセス制御方式に於いて、前記主記憶アクセス制御部14に入力されたストアリクエストに基づき、前記データバッファ12に実際に保持するストアデータ数CTの計数を一定のサイクル分先行させて計数する計数手段20と、前記計数手段20によりストアリクエストの計数範囲に存在するプライオリティの取れたリクエストの数Nを検出するストアプライオリティ取得数検出手段22と、該計数手段20の計数値CTよりストアプライオリティ取得数検出手段22で検出した検出数PNを減算した数(CT-N)が所定の域値THを超えた場合に、処理装置のアクセスを抑止する第1抑止制御手段24と、を備えたことを特徴とする主記憶制御装置のメモリアクセス制御方式。

前のページに戻る