特許

J-GLOBAL ID：200903018013874060

半導体装置の製造方法

発明者： 竹内 幸一
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2002-110584
公開番号（公開出願番号）：特開2003-303824
出願日： 2002年04月12日
公開日（公表日）： 2003年10月24日
要約：

【要約】【課題】 反射防止膜およびレジストの下地に疎密度が異なる段差が形成され、これによりレジストに微細パターンを転写することが困難になる。【解決手段】 基板の主面上に積層され表面に段差を有した膜12上に、反射防止膜15を塗布し(B)、塗布した反射防止膜15上に、段差に周囲を囲まれてできた凹部12aに合わせて開口部16aが位置するレジストパターン16を形成する工程(C)を含む。この反射防止膜15の塗布時に、凹部12a周囲の段差上部の上から余分な反射防止膜15の材料を落とし込むための溝12bを、当該凹部12aから所定距離だけ離して予め形成する工程(A)を含む。

請求項（抜粋）：

基板の主面上に積層され表面に段差を有した膜上に、反射防止膜を塗布し、塗布した反射防止膜上に、前記段差に周囲を囲まれてできた凹部に合わせて開口部が位置するレジストパターンを形成する工程を含む半導体装置の製造方法であって、前記反射防止膜の塗布時に、前記レジストパターンの開口部を位置合わせする凹部周囲の段差上部の上から余分な反射防止膜材料を落とし込むための溝を、当該凹部から所定距離だけ離して予め形成する工程を含む半導体装置の製造方法。

IPC (6件)：

H01L 21/3213 ,  H01L 21/027 ,  H01L 21/768 ,  H01L 21/82 ,  H01L 21/822 ,  H01L 27/04

FI (5件)：

H01L 21/88 D ,  H01L 21/30 574 ,  H01L 21/90 A ,  H01L 27/04 D ,  H01L 21/82 W

Fターム (43件)：

5F033HH11 ,  5F033JJ11 ,  5F033KK11 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP27 ,  5F033QQ04 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ12 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ91 ,  5F033RR04 ,  5F033RR06 ,  5F033RR21 ,  5F033RR22 ,  5F033RR23 ,  5F033RR24 ,  5F033RR25 ,  5F033SS11 ,  5F033SS22 ,  5F033UU03 ,  5F033VV01 ,  5F033WW01 ,  5F033XX03 ,  5F033XX15 ,  5F038CA18 ,  5F038CD18 ,  5F038CD20 ,  5F038EZ11 ,  5F038EZ20 ,  5F046PA01 ,  5F064DD26 ,  5F064EE32 ,  5F064EE42 ,  5F064GG03 ,  5F064GG10