特許
J-GLOBAL ID：200903018014594819
半導体ダイオード
発明者：
,
,
出願人/特許権者：
,
公報種別：公開公報
出願番号（国際出願番号）：特願平8-214193
公開番号（公開出願番号）：特開平9-097912
出願日： 1996年07月25日
公開日（公表日）： 1997年04月08日
要約：
【要約】【目的】順方向電圧降下の小さいMOSFET構造を用いた2端子形の高速動作可能な半導体ダイオードを得ること。【構成】本発明による半導体装置は、半導体領域ND + と半導体領域NS との間の半導体領域PB の表面上に形成するしきい値電圧を低減化させたMOSゲート構造を有し、かつ半導体領域PB と半導体領域ND + の短絡構造を持たない半導体領域ND + 及び半導体領域NS + 間の縦型MOSFET構造と、一方の電極となる半導体領域NS + の第1の電極K、及びMOSゲート電極Gと半導体領域ND + とを短絡した一体構造の他方の電極Aの2端子から構成される。
請求項（抜粋）：
一方の主面側に第1の電極E1 が形成された第1の伝導形で高不純物密度の半導体領域S1 と、半導体領域S1 の他方の主面側との間に接合J1 を形成する第1の伝導形の半導体領域S2 と、一方の主面側が半導体領域S2 と接合J2 を形成する第1の伝導形とは逆の第2の伝導形の半導体領域Bと、一方の主面側が半導体領域Bと接合J3 を形成し、かつ他方の主面側に第2の電極E2 が形成された第1の伝導形で高不純物密度の半導体領域Dと、第2の電極E2 が形成された主面側表面の半導体領域D、半導体領域B及び半導体領域S2 に及ぶように形成されたMOSゲート構造およびゲート電極Gとを備え、第2の電極E2 及びゲート電極Gを短絡し、かつMOSゲートのしきい値電圧を低減化することにより、第1の電極E1 と第2の電極E2 間の端子特性が整流特性となることを特徴とする半導体ダイオード。
IPC (2件)：
FI (3件)：
H01L 29/91 L
, H01L 29/78 654 Z
, H01L 29/78 657 A
