特許

J-GLOBAL ID：200903018023066736

半導体装置の製造方法

発明者： 千葉 安浩
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平9-137062
公開番号（公開出願番号）：特開平10-335260
出願日： 1997年05月27日
公開日（公表日）： 1998年12月18日
要約：

【要約】【課題】 本発明は、シリサイド膜を形成する際に、リーク電流の発生原因となるシリサイドのスパイクが形成されることを防止し、信頼性が高く、高速な半導体装置の製造方法を提供することを目的とする。【解決手段】 多結晶シリコン層からなるゲート電極14並びにシリコン基板10表層部のソース領域16及びドレイン領域18を含む基体全面に膜厚20nmのCo膜22を成膜した後、アニール処理によりCo膜22を下地のSiと反応させて、Co2 Si膜24、26、28をそれぞれ形成する。このとき、RTA法を用いた処理温度375°C、処理時間30秒という条件において1回だけのアニール処理を行っているため、温度450°C程度のアニール処理によって発生し、リーク電流の発生原因となるCoシリサイドのスパイクの形成が防止される。

請求項（抜粋）：

シリコン領域を含む基体全面にCo膜を形成した後、熱処理により前記Co膜と前記シリコン領域のSiとを反応させ、前記シリコン領域上にCoシリサイド膜を自己整合的に形成する半導体装置の製造方法であって、前記Co膜と前記シリコン領域のSiとを反応させる熱処理を、350°C乃至400°Cの温度範囲で行い、前記シリコン領域上に形成する前記Coシリサイド膜が、Co2 Si膜であることを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/28 301 ,  H01L 29/78 ,  H01L 21/336

FI (2件)：

H01L 21/28 301 S ,  H01L 29/78 301 P