特許

J-GLOBAL ID：200903018034946126

動作解析を防止する論理回路および論理回路装置

発明者： 藤井 孝治
出願人/特許権者： 日本電信電話株式会社
代理人 (1件)： 川久保 新一
公報種別：公開公報
出願番号（国際出願番号）：特願平10-333448
公開番号（公開出願番号）：特開2000-151389
出願日： 1998年11月09日
公開日（公表日）： 2000年05月30日
要約：

【要約】【課題】 特定の端子における信号パターンの解析に基づいて、論理回路を不正に動作解析することが困難であり、また対不正解析の手法を一般の論理回路に適用することが容易である論理回路を提供することを目的とするものである。【解決手段】 所定の論理回路の内部の論理構成を、上記論理回路の外部の制御信号に応じて、変化させるものである。

請求項（抜粋）：

複数の論理ゲートによって構成される論理回路において、上記論理回路が入力する入力信号を、外部の制御信号に応じて、反転可能な第1の論理ゲートと;上記論理回路が出力する信号を、外部の制御信号に応じて、反転可能な第2の論理ゲートと;上記論理回路の入力段と出力段との間に接続され、双対の関係にある2通りの論理関数を、外部の制御信号によって、切替可能な第3の論理ゲートと;を有し、上記論理回路の入力信号と出力信号との間における論理関係を維持したまま、上記外部の制御信号によって上記論理回路の内部の論理構成を変更可能であることを特徴とする動作解析を防止する論理回路。

IPC (4件)：

H03K 19/20 ,  G06F 7/58 ,  H04L 9/10 ,  G06F 7/50

FI (4件)：

H03K 19/20 ,  G06F 7/58 A ,  G06F 7/50 Z ,  H04L 9/00 621 Z

Fターム (18件)：

5B016AA10 ,  5B016BA03 ,  5B016GA02 ,  5J042AA10 ,  5J042BA01 ,  5J042BA19 ,  5J042CA08 ,  5J042CA13 ,  5J042CA15 ,  5J042CA19 ,  5J042CA24 ,  5J042CA25 ,  5J042CA26 ,  5J042CA27 ,  5J042DA00 ,  5J104AA47 ,  5J104NA21 ,  5J104NA43