特許
J-GLOBAL ID：200903018048321129

信号処理装置及び方法、並びに信号復号装置及び方法

発明者：
梶原 祥行

梶原 祥行 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (3件)： 小池 晃 ,  田村 榮一 ,  伊賀 誠司
公報種別：公開公報
出願番号（国際出願番号）：特願2004-112318
公開番号（公開出願番号）：特開2005-303361
出願日： 2004年04月06日
公開日（公表日）： 2005年10月27日
要約：
【課題】 非線形歪を持つ入力信号を等化する際の乗算演算を大幅に削減する。【解決手段】 2次ボルテラ・フィルタの2次項を実現する信号処理装置10は、第1の入力信号と第2の入力信号とを乗算する乗算手段を備え、各乗算手段は、該乗算手段から出力された信号をそれぞれ単位時間だけ遅延する1以上の直列に接続された遅延手段と、上記乗算手段から出力された信号及び上記各遅延手段から出力された信号に対して所定の係数を乗算する係数乗算手段とを有する。この乗算手段は、n個(nは1以上の整数)並列に接続されており、k番目(kは1≦k≦nを満たす整数)の乗算手段は、上記第1の信号を上記単位時間の(k-1)倍だけ遅延した信号を上記第2の信号として用いる。【選択図】 図9
請求項（抜粋）：
入力信号を等化する等化器に2次ボルテラ・フィルタを用いてなる信号処理装置において、 上記2次ボルテラ・フィルタの2次項を実現する2次フィルタは、第1の入力信号と第2の入力信号とを乗算する乗算手段を備え、 上記乗算手段は、該乗算手段から出力された信号をそれぞれ単位時間だけ遅延する1以上の直列に接続された遅延手段と、上記乗算手段から出力された信号及び上記各遅延手段から出力された信号に対して所定の係数を乗算する係数乗算手段と、上記係数乗算手段の出力を加算する加算手段とを有する ことを特徴とする信号処理装置。
IPC (3件)：
H03H21/00 ,  G11B20/10 ,  G11B20/18
FI (6件)：
H03H21/00 ,  G11B20/10 321A ,  G11B20/18 534A ,  G11B20/18 570F ,  G11B20/18 572C ,  G11B20/18 572F
Fターム (10件)：
5D044BC03 ,  5D044CC04 ,  5D044FG01 ,  5J023DA01 ,  5J023DA04 ,  5J023DB03 ,  5J023DB07 ,  5J023DC03 ,  5J023DD02 ,  5J023DD07
引用特許：
出願人引用 (2件) 審査官引用 (1件)
引用文献：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM