特許
J-GLOBAL ID：200903018071777326

ストレージシステム及びストレージシステムのライト性能低下防止方法

発明者：
水島 永雅

水島 永雅 について

, 
中村 崇仁

中村 崇仁 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (2件)： 稲葉 良幸 ,  大賀 眞司
公報種別：公開公報
出願番号（国際出願番号）：特願2007-067142
公開番号（公開出願番号）：特開2008-226149
出願日： 2007年03月15日
公開日（公表日）： 2008年09月25日
要約：
【解決課題】ストレージシステムのライト性能の低下を抑制する。【解決手段】フラッシュメモリと、キャッシュメモリと、フラッシュメモリのデータの読み出し、書き込み及び消去と、キャッシュメモリのデータの読み出し及び書き込みを制御し、フラッシュメモリ内に不良なブロックが発生したことを検出するコントローラと、データのライト処理を要求するコマンドを発行するホスト計算機とを含むストレージシステムにおいて、コントローラは、フラッシュメモリ内に不良ブロックが発生したことを検出すると、フラッシュメモリに格納された所定のデータをキャッシュメモリに移動し、その移動したデータを更新するためのコマンドをホスト計算機から受信しても、そのコマンドに基づくデータをフラッシュメモリへ書き込むことを禁止する。【選択図】図15
請求項（抜粋）：
ページ単位でデータを書き込み、複数の前記ページから構成されるブロックを単位として前記データを消去するとともに複数の前記ブロックを有し、前記データの更新に前記ページを含む前記ブロックの消去を必要とするフラッシュメモリと、 前記フラッシュメモリに書き込むべきデータを前記フラッシュメモリよりも高速に書き込むとともに一時的に記憶するキャッシュメモリと、 前記フラッシュメモリのデータの読み出し、書き込み及び消去と、前記キャッシュメモリのデータの読み出し及び書き込みを制御し、前記フラッシュメモリ内に不良な前記ブロックが発生したことを検出するコントローラと、 前記データのライト処理を要求するコマンドを発行するホスト計算機とを備え、 前記コントローラは、 前記フラッシュメモリ内に前記不良ブロックが発生したことを検出したときに、前記フラッシュメモリに格納された所定のデータを前記キャッシュメモリに移動し、その移動したデータを更新するためのコマンドを前記ホスト計算機から受信しても、そのコマンドに基づくデータを前記フラッシュメモリへ書き込むことを禁止する、 ことを特徴とするストレージシステム。
IPC (4件)：
G06F 3/06 ,  G06F 12/16 ,  G06F 12/00 ,  G06F 12/08
FI (9件)：
G06F3/06 302A ,  G06F12/16 310J ,  G06F12/16 310Q ,  G06F12/16 310R ,  G06F12/00 542L ,  G06F12/16 320L ,  G06F12/08 557 ,  G06F12/08 541B ,  G06F12/08 541Z
Fターム (21件)：
5B005JJ11 ,  5B005MM11 ,  5B005VV13 ,  5B005WW14 ,  5B018GA04 ,  5B018GA06 ,  5B018GA10 ,  5B018HA04 ,  5B018HA35 ,  5B018KA14 ,  5B018KA18 ,  5B018MA22 ,  5B018NA01 ,  5B018NA06 ,  5B018QA16 ,  5B018RA11 ,  5B065BA01 ,  5B065BA09 ,  5B065CH02 ,  5B065CS01 ,  5B082JA07
引用特許：
出願人引用 (9件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM