特許

J-GLOBAL ID：200903018092632808

パイプライン処理の実行メモリエリア制御回路

発明者： 下永田 克広
出願人/特許権者： 日本電気アイシーマイコンシステム株式会社
代理人 (1件)： 工藤 実 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-086163
公開番号（公開出願番号）：特開2000-284963
出願日： 1999年03月29日
公開日（公表日）： 2000年10月13日
要約：

【要約】【課題】分岐時の制御を考慮してパイプライン回路内の信号を使って1つの制御回路で不適切なエリアの実行を行わないパイプライン処理を実現する。【解決手段】パイプラインPのEXステージのアドレスを抽出し、1ステージ前エリアの値に対応する信号を保持し、1ステージ前エリアの値4と現行エリアの値5とを比較して、1ステージ前エリアと現行エリアの組合せが禁止アクセスであり現行命令の実行が許可されいなければ、現行命令を実行させないので、不適切な実行の禁止が実現されている。

請求項（抜粋）：

1ステージ前の命令の実行の後の次のステージの現行命令の実行が許可されているか禁止されているかをパイプライン上で使用しているデータに基づいて検出することにより、許可されていない前記現行命令を実行させない実行禁止回路からなるパイプライン処理の実行メモリエリア制御回路。

IPC (3件)：

G06F 9/38 310 ,  G06F 9/38 330 ,  G06F 9/32 320

FI (3件)：

G06F 9/38 310 X ,  G06F 9/38 330 K ,  G06F 9/32 320 J

Fターム (5件)：

5B013AA20 ,  5B013BB15 ,  5B033AA13 ,  5B033CA03 ,  5B033DB01