特許

J-GLOBAL ID：200903018115070608

パルス波形調整回路

発明者： 山本 英基 ,  田上 浩康
出願人/特許権者： ソニー株式会社
代理人 (1件)： 舘野 千惠子
公報種別：公開公報
出願番号（国際出願番号）：特願2001-209614
公開番号（公開出願番号）：特開2003-023344
出願日： 2001年07月10日
公開日（公表日）： 2003年01月24日
要約：

【要約】【課題】 同一回路で遅延量調整とデューティ比調整ができ、回路規模が比較的小さく、出力パルスのばらつきが小さなパルス波形調整回路の実現を課題とする。【解決手段】 複数直列に接続したディレイセル1〜4の出力から入力パルスに対してそれぞれ所定の遅延量を示す2種類の遅延パルスを選択して出力するセレクタ5と、選択された2種類の遅延パルスを入力するANDゲート6と、2種類の遅延パルスの一方をセット信号、他方をリセット信号として動作するラッチ回路7と、ANDゲート6の出力またはラッチ回路7の出力のいずれかを選択して出力するセレクタ9とを設ける。

請求項（抜粋）：

入力パルスの遅延量とデューティ比を調整するパルス波形調整回路において、前記入力パルスを所定の時間遅延させる遅延素子を複数直列に接続し、この複数の遅延素子の出力から前記入力パルスに対してそれぞれ所定の遅延量を示す2種類の遅延パルスを立ち上り遅延量設定用および立ち下り遅延量設定用として選択して出力する遅延手段と、この遅延手段から出力される2種類の遅延パルスを入力するゲート手段と、前記遅延手段から出力される2種類の遅延パルスの一方をセット信号、他方をリセット信号として動作するラッチ手段と、前記ゲート手段の出力または前記ラッチ手段の出力のいずれかを選択して出力する出力選択手段とを具備することを特徴とするパルス波形調整回路。

Fターム (8件)：

5J001BB03 ,  5J001BB08 ,  5J001BB09 ,  5J001BB12 ,  5J001CC03 ,  5J001DD07 ,  5J001DD08 ,  5J001DD09