特許
J-GLOBAL ID：200903018152373475
周波数変換回路
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-247910
公開番号（公開出願番号）：特開平7-106857
出願日： 1993年10月04日
公開日（公表日）： 1995年04月21日
要約：
【要約】【目的】 各種無線通信機器等に使用される周波数変換回路に関し、RF、Lo特性変動が少ない安定性が高く、低雑音、低歪な周波数変換回路を提供する。【構成】 混合素子に歪特性が良好なGaAsデュアルゲ-トFETを用い、その前段にRF信号増幅用低雑音デュアルゲ-トFET回路18、Lo信号増幅用デュアルゲ-トFET回路17を配して、低Lo信号で低雑音、低歪を実現するとともにRF、Lo増幅器と混合器間の接続回路19、20は、インダクタとコンデンサから構成される中間周波数に対して短絡条件を満す回路とし、回路の簡略化を実現している。また、RF信号、Lo信号用の整合回路15、16に素子のバラツキに対して特性変動が少ない直列、並列インダクタからなる回路形式を用いることで、小形で特性変動が少なく安定している。
請求項（抜粋）：
受信信号を少なくても2個のインダクタから構成される第1の整合回路を経て第1ゲ-トに入力し、第2ゲ-トとソ-スを高周波的に接地した第1のデュアルゲ-トFET回路と、局部発振信号を少なくても2個のインダクタから構成される第2の整合回路を経て第1ゲ-トに入力し、第2ゲ-トとソ-スを高周波的に接地した第2のデュアルゲ-トFET回路と、前記第1のデュアルゲ-トFET回路の出力をデュアルゲ-トFETにドレイン電圧を供給するインダクタと兼用のインダクタならびにコンデンサから構成される第1の接続回路を経て第1ゲ-トに入力し、前記第2のデュアルゲ-トFET回路の出力をデュアルゲ-トFETにドレイン電圧を供給するインダクタと共用したインダクタならびにコンデンサから構成される第2の接続回路を経て第2ゲ-トに入力した第3のデュアルゲ-トFET回路とを具備した周波数変換回路。
IPC (2件)：
引用特許：
前のページに戻る
