半導体メモリ素子

発明者： ,
出願人/特許権者：
代理人 (1件)：武顕次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平4-112749
公開番号（公開出願番号）：特開平5-307900
出願日： 1992年05月01日
公開日（公表日）： 1993年11月19日
要約：

【要約】【目的】複数ビットのデータを入出力するメモリ素子において、テストモードだけを用いて、信頼性の高いテストを可能とする。【構成】テストモード時(TE=1)の書き込み時、データ分配回路2は、入力データDin1を出力S1〜S8の全てに分配して、メモリブロック1〜8に書き込む。読み出し時、メモリブロック1〜8からの読み出しデータD1〜D8は、比較回路5に入力され、出力選択回路4は、比較検出出力CMPに制御されデータD1〜D8が全て一致したとき、読み出しデータD1を出力データ信号Dout1〜Dout4として出力し、不一致の場合、高レベルと低レベルとが混在する信号をDout1〜Dout4として出力する。これにより、テストモードだけを使用してメモリ素子をテストして、高い検出率でメモリ素子の不良を摘出することができ、メモリ素子のテストに要する時間を短縮することができる。

請求項（抜粋）：

複数のメモリブロックより構成され、複数ビットの入出力が可能な半導体メモリ素子において、テストモードの書き込み動作時に、入力データを各メモリブロックに分配して同時に書き込み、テストモードの読み出し動作時に、各メモリブロックから同時に読み出されたデータが一致しているか否かを判定し、前記各メモリブロックから同時に読み出され全てのデータが一致しているとき、出力に読み出しデータを出力し、前記各メモリブロックから同時に読み出されたデータが一致しないとき、高レベルと低レベルとが混在するデータを出力することを特徴とする半導体メモリ素子。

前のページに戻る