特許
J-GLOBAL ID：200903018230532763
半導体装置
発明者：
出願人/特許権者：
,
代理人 (1件)：
梶原 辰也
公報種別：公開公報
出願番号（国際出願番号）：特願平5-262862
公開番号（公開出願番号）：特開平7-099279
出願日： 1993年09月27日
公開日（公表日）： 1995年04月11日
要約：
【要約】【目的】 プリント配線基板上からの反り上がりによるリードの挿入不足や実装高さ不良の発生を防止する。【構成】 電子部品が実装された基板にリードが複数本固定されているとともに、各リードが電子部品に電気的に接続されており、一主面が開口した箱形状に形成されたケース内に、前記基板が前記リード群が開口から突出された状態で収納され、かつ、この内部基板および各リードの一部がケース内に充填された樹脂によって封止されている半導体装置において、前記各リードのケースからの突出部における中間部に、実装基板のリードが挿入される挿入口の開口縁と係合する係合部がそれぞれ形成されている。【効果】 ハイブリットIC10をプリント配線基板30にリード15の係合部17群によって外装ケース20が実装面から浮かされた状態で実装できるため、外装ケース20に反りが発生していても、リード15の挿入不足や実装高さ不良が発生するのを防止できる。
請求項（抜粋）：
電子部品が実装された基板にリードが複数本固定されているとともに、各リードが電子部品に電気的に接続されており、一主面が開口した箱形状に形成されたケース内に、前記基板が前記リード群が開口から突出された状態で収納され、かつ、この内部基板および各リードの一部がケース内に充填された樹脂によって封止されている半導体装置において、前記各リードのケースからの突出部における中間部に、実装基板のリードが挿入される挿入口の開口縁と係合する係合部がそれぞれ形成されていることを特徴とする半導体装置。
IPC (3件)：
H01L 23/50
, H01L 23/28
, H05K 5/06
