特許

J-GLOBAL ID：200903018235880506

半導体装置およびその製造方法

発明者： 日高 修 ,  望月 博
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-206183
公開番号（公開出願番号）：特開平8-070112
出願日： 1994年08月31日
公開日（公表日）： 1996年03月12日
要約：

【要約】【目的】価格上昇の招かずに、素子形成領域の広いSOI基板の形成が可能な構造を有する半導体装置を提供すること。【構成】素子形成領域を囲むようにn型シリコン基板1の表面に形成された素子分離溝と、素子分離溝の底部に形成され、素子分離溝の幅より広い空洞と、空洞の周りのn型シリコン基板1、および素子形成領域のn型シリコン基板1の底部全面に形成されSOI酸化膜6とを備えている。

請求項（抜粋）：

半導体基板と、前記半導体基板の素子形成領域を囲むように前記半導体基板の表面に形成された素子分離溝と、前記素子分離溝の底部に形成され、前記素子分離溝の幅より広い空洞と、前記空洞の周りの前記半導体基板、および前記素子形成領域の前記半導体基板の底部全面に形成され絶縁膜とを具備してなることを特徴とする半導体装置。

IPC (4件)：

H01L 27/12 ,  H01L 21/762 ,  H01L 21/331 ,  H01L 29/73

FI (2件)：

H01L 21/76 D ,  H01L 29/72