特許

J-GLOBAL ID：200903018237726717

表示駆動回路

発明者： 伊草 学
出願人/特許権者： カシオ計算機株式会社
代理人 (1件)： 大菅 義之
公報種別：公開公報
出願番号（国際出願番号）：特願平5-185706
公開番号（公開出願番号）：特開平7-044135
出願日： 1993年07月28日
公開日（公表日）： 1995年02月14日
要約：

【要約】【目的】 本発明の目的は、表示装置の表示駆動回路において、データ書き込み用のクロック信号の周波数を低くして回路の消費電力を少なくすることである。【構成】 表示制御部10は、液晶表示装置9の表示画面を変更する場合には、通常より周波数の高い45KHzのクロック信号に基づくデータロード信号を各ラッチ回路11a〜11dに順に供給した後、その45KHzのクロック信号に従って表示用RAM7に次の1画面分のデータを書き込みを行う。表示用RAM7のデータの書き込みが終了したなら、通常の3KHzのクロック信号に基づくデータロード信号を各ラッチ回路11a〜11dに供給する。

請求項（抜粋）：

表示装置に表示させる1画面分のデータを記憶する表示用メモリと、該表示用メモリから読み出されるデータを記憶する複数の表示用バッファとからなり、該複数の表示用バッファにロード信号を順次供給し、該表示用メモリに記憶されているデータを該複数の表示用バッファに順に書き込む制御を行う表示駆動回路において、所定周波数の第1の信号及び該第1の信号より周波数の高い第2の信号を生成する信号生成手段と、前記表示装置の表示画面を変更する場合には、前記第2の信号に基づくロード信号を前記複数の表示バッファに順次供給した後、前記表示用メモリに次の1画面分のデータを書き込み、前記表示装置の表示を変更しない場合には、前記第1の信号に基づくロード信号を該複数の表示用バッファに順次供給する表示制御手段とを備えることを特徴とする表示駆動回路。

IPC (4件)：

G09G 3/36 ,  G02F 1/133 505 ,  G06F 3/147 ,  G09G 3/20