特許
J-GLOBAL ID：200903018247679946
2次電池保護用ICとそれを用いたバッテリパックおよび電子機器
発明者：
,
出願人/特許権者：
代理人 (2件)：
磯村 雅俊
, 渡邉 昌幸
公報種別：公開公報
出願番号（国際出願番号）：特願2003-170814
公開番号（公開出願番号）：特開2005-012852
出願日： 2003年06月16日
公開日（公表日）： 2005年01月13日
要約：
【課題】2次電池保護用ICにおける過充電の検出動作のテストに要する時間を短縮する。【解決手段】2次電池保護用IC1の過充電検出動作のテスト時に、発振回路7の周波数を高くして過充電検出のための遅延時間を短縮し、テストに要する時間を短縮するために、発振回路7の発振周波数を決めている定電流の値を増加させるテスト用制御回路20を設ける。このテスト用制御回路20は、定電流25,27を追加接続するためのPチャネルトランジスタ23,24と、このPチャネルトランジスタ23,24を、Cout端子のハイレベル設定値と、Vss端子より低いレベルのV-端子の設定値とに基づきオン制御するための、ヒステリシスインバータ33とインバータ34およびNAND素子35から構成する。【選択図】 図1
請求項（抜粋）：
2次電池の過充電、過放電および過電流を検出して、2次電池を過充電、過放電および過電流から保護する2次電池保護用ICであって、
過充電、過放電および過電流の検出時間を遅延させるための発振回路およびカウンタ回路と、
過充電検出出力端子(Cout)とグランド端子(Vss)および充電器マイナス電位入力端子(V-)のそれぞれの値を入力とし、上記過充電検出出力端子(Cout)がハイレベル、上記充電器マイナス電位入力端子(V-)が上記グランド端子(Vss)より低いレベルに設定されると上記発振回路の周波数を高くするテスト用制御回路と
を有することを特徴とする2次電池保護用IC。
IPC (4件)：
H02H7/18
, G01R31/36
, H01M10/44
, H02J7/00
H02H7/18
, G01R31/36 A
, H01M10/44 P
, H02J7/00 Q
, H02J7/00 S
2G016CB12
, 2G016CB13
, 2G016CB31
, 2G016CC01
, 2G016CC02
, 2G016CC04
, 2G016CC05
, 2G016CC06
, 2G016CC07
, 2G016CC08
, 2G016CC21
, 2G016CC22
, 2G016CC23
, 2G016CC26
, 2G016CD01
, 2G016CD06
, 2G016CD09
, 2G016CD10
, 2G016CD14
, 5G003AA01
, 5G003BA01
, 5G003CA04
, 5G003CA14
, 5G003FA04
, 5G003GA01
, 5G003GC04
, 5G053AA02
, 5G053AA09
, 5G053AA12
, 5G053BA01
, 5G053BA04
, 5G053CA02
, 5G053EA03
, 5G053EC03
, 5H030AA03
, 5H030AA04
, 5H030BB01
, 5H030BB21
