特許
J-GLOBAL ID：200903018264469505
薄膜トランジスタパネル
発明者：
出願人/特許権者：
代理人 (1件)：
杉村 次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平7-185060
公開番号（公開出願番号）：特開平9-015647
出願日： 1995年06月29日
公開日（公表日）： 1997年01月17日
要約：
【要約】【目的】 画素用薄膜トランジスタを静電気から保護するための保護用薄膜トランジスタを備えた薄膜トランジスタパネルにおいて、保護用薄膜トランジスタの光照射によるリーク電流を低減する。【構成】 画素用薄膜トランジスタ6は、リーク電流が増加しても別に問題はないので、デバイス領域が大きくならないようにするために、つまり開口率が低下しないようにするために、半導体薄膜22のソース領域22bおよびドレイン領域22cの各一部をソース電極Sおよびドレイン電極Dによって覆わない構造となっている。保護用薄膜トランジスタ11aは、デバイス領域が大きくなっても開口率に関係ないので、上面側からの光照射によるリーク電流を低減するために、半導体薄膜22のソース領域22bおよびドレイン領域22cをソース電極Sおよびドレイン電極Dによって覆った構造となっている。
請求項（抜粋）：
画素用薄膜トランジスタを静電気等から保護するために2つの保護用薄膜トランジスタからなる保護素子を備えた薄膜トランジスタパネルにおいて、前記保護用薄膜トランジスタはチャネル保護膜上にソース電極およびドレイン電極の各一部が配置されたものからなることを特徴とする薄膜トランジスタパネル。
IPC (3件)：
G02F 1/136 500
, H01L 27/12
, H01L 29/786
G02F 1/136 500
, H01L 27/12 A
, H01L 29/78 616 S
, H01L 29/78 619 A
, H01L 29/78 623 A
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る
