特許
J-GLOBAL ID：200903018266587378
レイアウト検証方法および装置
発明者：
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平7-301155
公開番号（公開出願番号）：特開平9-148441
出願日： 1995年11月20日
公開日（公表日）： 1997年06月06日
要約：
【要約】【課題】 チップ全体のDRC後、セルの修正を行って再度DRCを行う場合に、QTAT化を図り、かつミスなくインクリメンタルなDRCを可能にして設計工数を低減することができるレイアウト検証技術を提供する。【解決手段】 インクリメンタルなDRCを可能にしたレイアウト検証装置であって、レイアウトパターンとデータブロックの日付情報を持つデータベース1と、これらの日付を入力する日付情報入力部2と、DRC未実行のものを抽出する修正セル抽出部3と、DRCを実行する領域を計算するDRC領域計算部4と、レイアウトパターンデータを読み込む図形データ入力部5と、DRCを実行する検証部6と、エラー図形を出力する結果出力部7などから構成され、DRCを再実行すべきデータブロックと他のデータブロックとのつなぎの部分の領域が算出され、その領域およびデータブロックのみに対してDRCが再実行される。
請求項（抜粋）：
チップ全体のDRC後、セルの修正を行って再度DRCを行う場合に、修正したデータブロックのレイアウト情報に基づいて、DRCを再実行すべき前記データブロックと他のデータブロックとの接続部分の領域を自動的に算出し、この接続部分の領域および前記データブロックのみに対してDRCを実行することを特徴とするレイアウト検証方法。
IPC (3件)：
H01L 21/82
, H01L 27/04
, H01L 21/822
H01L 21/82 T
, H01L 27/04 A
