特許

J-GLOBAL ID：200903018270894005

半導体装置および半導体装置の製造方法

発明者： 宇佐美 太郎 ,  尾方 賢一 ,  木村 祐一 ,  寺尾 典之
出願人/特許権者： 株式会社リコー
公報種別：公開公報
出願番号（国際出願番号）：特願平6-237369
公開番号（公開出願番号）：特開平8-102500
出願日： 1994年09月30日
公開日（公表日）： 1996年04月16日
要約：

【要約】【目的】 デユアルゲ-ト型MOS半導体装置において、両ゲ-ト間の不純物の相互拡散を防ぐことにより、トランジスタのしきい値電圧の変動を抑え、高信頼かつ高集積化を図る。【構成】P型ゲ-ト電極を有するP型MOSトランジスタと、N型ゲ-ト電極を有するN型MOSトランジスタと、両ゲ-ト電極上には両ゲ-ト電極を接続する金属シリサイド層が積層されている半導体装置において、前記金属シリサイド層と前記P型ゲ-ト電極とが接続される箇所と金属シリサイド層とN型ゲ-ト電極とが接続される箇所が、両ゲ-ト電極と金属シリサイド層の間にはさまれた膜により離れていることを特徴とする。

請求項（抜粋）：

P型ゲ-ト電極を有するP型MOSトランジスタと、N型ゲ-ト電極を有するN型MOSトランジスタと、両ゲ-ト電極上には両ゲ-ト電極を接続する金属シリサイド層が積層されている半導体装置において、前記金属シリサイド層と前記P型ゲ-ト電極とが接続される箇所と前記金属シリサイド層とN型ゲ-ト電極とが接続される箇所が、両ゲ-ト電極と金属シリサイド層の間にはさまれた膜により離れていることを特徴とする半導体装置。

IPC (4件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 27/08 331 ,  H01L 29/78

FI (3件)：

H01L 27/08 321 D ,  H01L 29/78 301 R ,  H01L 29/78 301 G