特許
J-GLOBAL ID：200903018283284826

圧電薄膜共振素子の製造方法およびこれにより製造される圧電薄膜共振素子

発明者：
中谷 忠司

中谷 忠司 について

, 
宮下 勉

宮下 勉 について

, 
佐藤 良夫

佐藤 良夫 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について

, 
富士通メディアデバイス株式会社

富士通メディアデバイス株式会社 について


代理人 (1件)： 吉田 稔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-217177
公開番号（公開出願番号）：特開2003-032060
出願日： 2001年07月17日
公開日（公表日）： 2003年01月31日
要約：
【要約】【課題】 下部電極の下方に良好に空隙部を設けることができる圧電薄膜共振素子の製造方法、および、これにより製造された圧電薄膜共振素子を提供すること。【解決手段】 圧電薄膜共振素子の製造において、基板11上に支持膜12を設ける工程と、支持膜12上に、支持膜12に接する第1電極膜13、第2電極膜15、およびこれらに挟まれた圧電膜14からなる積層共振体16を形成する工程と、積層共振体16および支持膜12を覆うレジスト膜17を設ける工程と、レジスト膜17に対して、支持膜12の表面の一部が露出するように孔部18を設ける工程と、孔部18からエッチング液を導入し、支持膜12における積層共振体16の下方領域の一部を除去して空隙部19を設ける工程と、レジスト膜17を除去する工程と、を含むこととした。
請求項（抜粋）：
基板上に支持膜を設ける工程と、前記支持膜上に、前記支持膜に接する第1電極膜、第2電極膜、およびこれらに挟まれた圧電膜からなる積層共振体を形成する工程と、前記積層共振体および前記支持膜を覆うレジスト膜を設ける工程と、前記レジスト膜に対して、前記支持膜の表面の一部が露出するように孔部を設ける工程と、前記孔部からエッチング液を導入し、前記支持膜における前記積層共振体の下方領域の一部を除去して空隙部を設ける工程と、前記レジスト膜を除去する工程と、を含むことを特徴とする、圧電薄膜共振素子の製造方法。
IPC (4件)：
H03H 3/02 ,  H01L 41/08 ,  H01L 41/22 ,  H03H 9/17
FI (4件)：
H03H 3/02 B ,  H03H 9/17 F ,  H01L 41/22 Z ,  H01L 41/08 D
Fターム (8件)：
5J108BB07 ,  5J108BB08 ,  5J108CC04 ,  5J108CC11 ,  5J108EE03 ,  5J108EE07 ,  5J108KK01 ,  5J108MM08
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM