液晶表示素子

発明者： ,
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-091815
公開番号（公開出願番号）：特開2000-284328
出願日： 1999年03月31日
公開日（公表日）： 2000年10月13日
要約：

【要約】【課題】ゲート配線と画素電極との間に生じる横電界の影響による画素領域内の前記ゲート配線に沿った縁部付近の光漏れを無くし、しかも開口率を充分高くする。【解決手段】画素電極3とTFT4とゲート配線11およびデータ配線12と補償容量電極13が設けられたTFT基板1の内面に、各画素電極3の周縁部のうち、前記TFT基板1の配向膜15の配向処理方向15aの上流側で且つ前記ゲート配線11に沿った縁部に対応させて、前記ゲート配線11と画素電極3との間に生じる横電界の影響領域のほぼ全域を覆う遮光膜21を設けた。

請求項（抜粋）：

液晶層をはさんで対向する一対の基板のうちの一方の基板の内面に、行方向および列方向にマトリックス状に配列する複数の画素電極と、これらの画素電極にそれぞれ接続された複数の薄膜トランジスタと、各画素電極行の一側にそれぞれ沿わせて形成された複数のゲート配線と、各画素電極列の一側にそれぞれ沿わせて形成された複数のデータ配線と、前記各画素電極行にそれぞれ対応する補償容量電極とが設けられ、他方の基板の内面に、前記複数の画素電極に対向する対向電極が設けられるともに、前記一対の基板の最も内面にそれぞれ所定の方向に配向処理された配向膜が設けられたアクティブマトリックス型の液晶表示素子において、前記一方の基板の内面に、前記各画素電極の周縁部のうち、前記一方の基板の配向処理方向の上流側で且つ前記ゲート配線に沿った縁部に対応させて、前記ゲート配線と前記画素電極との間に生じる横電界の影響領域のほぼ全域を覆う遮光膜が設けられていることを特徴とする液晶表示素子。

IPC (7件)：

G02F 1/1365 , G02F 1/1335 500 , G09F 9/30 338 , G09F 9/30 348 , G09F 9/30 349 , H01L 29/786 , H04N 5/66 102

FI (8件)：

G02F 1/136 500 , G02F 1/1335 500 , G09F 9/30 338 , G09F 9/30 348 A , G09F 9/30 349 C , H04N 5/66 102 A , H01L 29/78 616 T , H01L 29/78 619 B

Fターム (60件)：

2H091FA02Y , 2H091FA34Y , 2H091FA41Z , 2H091FB08 , 2H091GA03 , 2H091GA07 , 2H091GA13 , 2H091LA03 , 2H091LA12 , 2H091LA15 , 2H091LA16 , 2H092JA26 , 2H092JB03 , 2H092JB51 , 2H092JB57 , 2H092JB69 , 2H092KA19 , 2H092NA01 , 2H092NA07 , 2H092NA27 , 2H092PA08 , 2H092PA09 , 2H092PA13 , 5C058AA08 , 5C058BA35 , 5C094AA03 , 5C094AA10 , 5C094AA16 , 5C094AA43 , 5C094AA44 , 5C094BA03 , 5C094BA43 , 5C094BA44 , 5C094CA19 , 5C094DA13 , 5C094DB04 , 5C094EA04 , 5C094EA05 , 5C094EA07 , 5C094EA10 , 5C094EB02 , 5C094ED15 , 5C094FA01 , 5C094GB10 , 5F110AA21 , 5F110AA30 , 5F110BB01 , 5F110CC07 , 5F110GG35 , 5F110HK03 , 5F110HK07 , 5F110HM17 , 5F110HM18 , 5F110NN02 , 5F110NN44 , 5F110NN47 , 5F110NN72 , 5F110NN73 , 5F110NN74 , 5F110NN80

前のページに戻る