特許
J-GLOBAL ID：200903018341576824
割り込み制御装置及び割り込み制御方法
発明者：
出願人/特許権者：
代理人 (1件)：
丹羽 宏之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-290656
公開番号（公開出願番号）：特開2000-122963
出願日： 1998年10月13日
公開日（公表日）： 2000年04月28日
要約：
【要約】【課題】 システムの動作状態に応じてCPUへの割り込み要求の優先順位を変更できるようにし、制御処理の簡素化を図る。【解決手段】 割り込みコントローラ1に複数の割り込み要求信号S1〜S6を入力し、またCPU2の動作状態を示すステータス信号S7を入力する。そして、割り込み要求マスクレジスタ3、4により各々に入力された割り込み要求信号の優先順位を決定するとともに、該割り込み要求マスクレジスタ3、4の出力とステータス信号及びその反転信号を各々のANDゲート6〜9に入力し、ステータス信号S7に応じて各割り込み要求マスクレジスタ3、4の出力を切り替え、ORゲート10、11からCPU2に割り込み要求出力信号を入力させる。CPU2では、優先順位の高い割り込み要因から処理を行う。
請求項（抜粋）：
複数の割り込み要求を受け付けて中央処理装置に通知する割り込み制御装置であって、入力された複数の割り込み要求に対し任意のグループ毎に優先順位を決定する複数の優先順位決定手段と、これらの優先順位決定手段を前記中央処理装置の動作状態に応じて切り替える優先順位切替手段とを備えたことを特徴とする割り込み制御装置。
Fターム (4件)：
5B061BA02
, 5B061BC02
, 5B061CC10
, 5B061RR02
