表面実装用印刷回路

発明者： , , ,
出願人/特許権者：
代理人 (1件)：服部雅紀
公報種別：公開公報
出願番号（国際出願番号）：特願平7-251184
公開番号（公開出願番号）：特開平9-097969
出願日： 1995年09月28日
公開日（公表日）： 1997年04月08日
要約：

【要約】【課題】はんだ付の信頼性の高い表面実装用印刷回路を提供する。【解決手段】導体であるランド部31は四つの小ランド311、312、313、314に分割されている。レジスト40の窓部41内に位置するランド部31上にはんだランド51が設けられる。このはんだランド51は、中心に対して点対称の形状に、各小ランド上に設けられた四つのサブランド511、512、513、514に分割されている。はんだランド51にはんだを載せ、裏面全体がドレイン電極となったD-MOSを載置し、加熱してはんだを溶融する。はんだランド51が四つのサブランドに分割されていることにより、これらのサブランド上のはんだにより前記D-MOSは四点で支持される。したがって、前記D-MOSがはんだランド51に対して傾くことが防止される。また、はんだの表面張力の合力により、はんだランド51の中央に前記D-MOSを位置させることができる。

請求項（抜粋）：

導体に設けられたはんだ付可能領域に電気部品がはんだ付される表面実装用印刷回路であって、前記電気部品の一端子をはんだ付するための前記はんだ付可能領域が分割されていることを特徴とする表面実装用印刷回路。

引用特許：

審査官引用 (8件)

特開昭58-111394
特開昭58-111394
特開昭63-169793

全件表示

前のページに戻る