特許

J-GLOBAL ID：200903018370307840

クロック位相誤差検出方法および回路

発明者： 矢田 晴彦
出願人/特許権者： ソニー株式会社
代理人 (1件)： 稲本 義雄
公報種別：公開公報
出願番号（国際出願番号）：特願平4-207242
公開番号（公開出願番号）：特開平6-037838
出願日： 1992年07月10日
公開日（公表日）： 1994年02月10日
要約：

【要約】【目的】 簡単な構成で、クロック位相誤差を検出できるようにする。【構成】 遅延回路2は、同期検波により得られたI信号またはQ信号のどちらかである入力信号aを1クロック時間遅延させた第1遅延信号bを発生し、遅延回路6は、第1遅延信号bを1クロック時間遅延させた第2遅延信号cを発生し、平均値回路10は、入力信号aと第2遅延信号cとを加算平均した加算平均信号dを発生し、減算回路8は、第1遅延信号bから加算平均信号dを差し引いた第1差信号eを発生し、減算回路4は、第2遅延信号cから入力信号aを差し引いて第2差信号fを発生し、反転回路11は、第2差信号fの符号が正のときには、第1差信号eをそのままクロック位相誤差信号として出力し、第2差信号fの符号が負のときには、第1差信号eを反転させてクロック位相誤差信号として出力する。

請求項（抜粋）：

多値QAM復調におけるクロック位相誤差検出方法であって、同期検波により得られたI信号およびQ信号のどちらかである入力信号を1クロック時間遅延させた第1遅延信号を発生し、前記第1遅延信号を1クロック時間遅延させた第2遅延信号を発生し、前記入力信号と前記第2遅延信号とを加算平均した加算平均信号を発生し、前記第1遅延信号から前記加算平均信号を差し引いて第1差信号を発生し、前記第2遅延信号から前記入力信号を差し引いて第2差信号を発生し、前記第2差信号の符号が正のときには、前記第1差信号をそのままクロック位相誤差信号として出力し、前記第2差信号の符号が負のときには、前記第1差信号を反転させてクロック位相誤差信号として出力することを特徴とするクロック位相誤差検出方法。

IPC (4件)：

H04L 27/38 ,  H04L 1/00 ,  H04L 7/00 ,  H04L 7/02

FI (2件)：

H04L 27/00 G ,  H04L 7/02 Z